


CONVERSIONE ANALOGICO-DIGITALE


Come è registrata la musica in un CD ?

in una successione di parole binarie: una parola di 16 bit ogni circa $20 \mu s$

Si tratta della DIGITALIZZAZIONE di una grandezza analogica: la **CONVERSIONE A/D**



CONVERSIONE ANALOGICO-DIGITALE, A/D



N è il numero decimale intero corrispondente alla parola digitale $D_{n-1} \dots D_0$:


$$N = D_{n-1} \cdot 2^{n-1} + D_{n-2} \cdot 2^{n-2} + \dots + D_0 \cdot 2^0$$

La conversione Analogico-digitale

richiede tre fasi successive:

- campionamento - discretizzazione del tempo
- quantizzazione - discretizzazione della ampiezza
- codifica - uso di “parole” binarie per esprimere il valore del segnale

campionamento - discretizzazione del tempo



Teorema del campionamento (o “di Shannon”)

Se la trasformata di Fourier di un segnale $a(t)$ è nulla per tutte le frequenze maggiori di una data frequenza f_{max} , allora il segnale continuo $a(t)$ può essere univocamente ricavato dalla conoscenza dei suoi valori campionati:

$$y(t) = \sum_{-\infty}^{\infty} a(nT_c) \delta(t - nT_c)$$

con:

$$T_c < \frac{1}{2f_{max}}$$

δ è la funzione "delta di Kronecker".


$$\begin{cases} \delta(t - t_c) = 0 & \text{per } t \neq t_c \\ \delta(t - t_c) = 1 & \text{per } t = t_c \end{cases}$$

funzione di
campionamento


$$s(t) = \sum_{-\infty}^{\infty} \delta(t - nT_c)$$

segnale campionato

$$y(t) = a(t) \cdot s(t)$$



L'ALIASING



L'**aliasing** è il fenomeno per il quale **due segnali analogici diversi** possono diventare indistinguibili una volta campionati, nel senso che hanno il **CAMPIONAMENTO IDENTICO**.

Questo costituisce un serio problema che si riflette direttamente sull'uscita del sistema in esame, alterandone la veridicità.

Si verifica se non è rispettato il teorema di Shannon:

- definita la banda passante desiderata, la frequenza di campionamento deve rispettare Shannon;
- il segnale di ingresso deve essere limitato in banda passante (filtro passa-basso per abbattere componenti a frequenze “fuori-Shannon”)

La quantizzazione


campo di misura: campo di valori entro cui il segnale deve mantenersi per permettere una corretta quantizzazione.

campo unipolare con estremo inferiore nullo ed estremo superiore E_c :

campo di misura = $[0, +E_c]$

campo bipolare con estremo inferiore $-E_c$ ed estremo superiore $+E_c$:

campo di misura = $[-E_c, +E_c]$.




- Definito il campo di misura lo si deve suddividere in un numero arbitrario (ma finito) di intervalli contigui.
- Si individua poi il valore centrale di ciascun intervallo in cui è stato suddiviso il campo di misura.
- Si sostituisce infine al valore di ciascun campione del segnale campionato il valore centrale dell'intervallo in cui esso si trova.

N bits



2^N intervalli

RELAZIONE INGRESSO-USCITA di un ADC IDEALE



interfaccia Pasco:

12 bit;

[-10, +10] V

risoluzione 4.9 mV

L'errore di quantizzazione



Se si indica con il simbolo e l'ampiezza dell'intervallo, l'incertezza introdotta dalla fase di quantizzazione risulta di $\pm e/2$:

si tratta del cosiddetto «**ERRORE DI QUANTIZZAZIONE**»)

è una **misura dell'informazione che viene persa** nel processo di quantizzazione

N bits
 2^N intervalli

ERRORE DI QUANTIZZAZIONE



5

Quantizzazione uniforme in N intervalli di uguale ampiezza operata in un campo di misura bipolare $[-E_c, +E_c]$: **$e = 2 E_c / N$**

incertezza di quantizzazione: **$g = \pm E_c / N$**


codifica binaria dei campioni quantizzati

Il numero N di intervalli in cui suddividere il campo di misura è arbitrario, ma data la diffusione dei sistemi basati su aritmetica binaria è consuetudine adottare un valore di N che sia una potenza del 2 :


parola di 8 bit: $2^8 = 256$ livelli;

parola di 12 bit: $2^{12} = 4096$ livelli;

parola di 16 bit: $2^{16} = 65536$ livelli.





CONVERSIONE ANALOGICO-DIGITALE



Adeguate utilizzo e scelta dell'ADC

Il **Campo di Lavoro** di ingresso (range di ingresso)
deve essere adeguato all'applicazione



L' Amplificatore Analogico in ingresso: 1

- Questo stadio serve per adattare il segnale di ingresso alla dinamica del convertitore.


Range Ingresso : 0-10 V

Risoluzione dell'ADC di **12 bit**:

4096 livelli di quantizzazione

La differenza di potenziale tra due livelli adiacenti :

$10 \text{ V} / 4096 = 2.44 \text{ mV}$




Abbatte l'incidenza del rumore di quantizzazione

L' Amplificatore Analogico in ingresso: 2


Effetti sul Rapporto Segnale/Rumore

$$SNR = \frac{I_{segnale}}{I_{Rumore}}$$

- E per ridurre l'effetto del rumore indotto dalla conversione A/D.



Convertitori A/D




Il convertitore A/D (o ADC) è un dispositivo che fornisce un dato numerico N , direttamente proporzionale alla tensione analogica V_{in} applicata in ingresso.

Il dato numerico è espresso in un codice a n bit, la tensione V_{in} può essere unipolare o bipolare .
Noi supporremo che il codice fornito dall'A/D sia il codice binario e che V_{in} sia unipolare e compresa nel campo $0 \div V_{FS}$.

A1 sia il bit più significativo (MSB) mentre A_n rappresenta il bit meno significativo (LSB).


A/D a singola rampa



L'A/D a rampa singola appartiene alla categoria degli **A/D ad integrazione**; questi convertitori **impiegano la conversione tensione-tempo**, nel senso che contengono un contatore che viene abilitato al conteggio per un tempo direttamente proporzionale a V_{in} ; in questo modo, il dato numerico finale fornito dal contatore è direttamente proporzionale a V_{in} . La conversione tensione tempo viene effettuata da un integratore e, per questa ragione, i convertitori in questione sono noti come A/D a d integrazione.

Questa categoria di A/D presenta tempi di conversione piuttosto elevati e sono utilizzati in ambiti in cui il tempo di conversione non è un problema (nei tester, nelle balance, in alcune apparecchiature biomedicali); essi possono garantire una buona precisione ad un costo contenuto e sono noti anche come ADC orientati al display.

A/D a doppia rampa



La durata del secondo conteggio, T_o , è direttamente proporzionale a V_{in} e non dipende dalla costante di tempo dell'integratore, e quindi non dipende dalla precisione dei componenti impiegati per realizzare l'integratore.

il meccanismo della doppia integrazione, permette di realizzare un ADC la cui affidabilità non dipende né dalla stabilità del clock né dalla precisione dei componenti dell'integratore.

V_a è l'INTEGRALE di $V_{in} \rightarrow$ misura del valor medio di V_{in} nel periodo di misura T_{clock}

Rate

The RATE key selects the integration time of the A/D converter. This is the period of time the input signal is measured. The integration time affects the amount of reading noise, as well as the ultimate reading rate of the instrument. The integration time is specified in parameters based on a number of power line cycles (NPLCs), where 1 PLC for 60Hz is 16.67msec (1/60) and 1 PLC for 50Hz (and 400Hz) is 20msec (1/50).

In general, the Model 6487 has a parabola-like shape for its speed vs. noise characteristics and is shown in Figure 4-1. The Model 6487 is optimized for the 1 PLC to 10 PLC reading rate. At these speeds (lowest noise region in the graph), The Model 6487 will make corrections for its own internal drift and still be fast enough to settle a step response <100ms.

The rate setting is global for all ranges. Therefore, it does not matter what range is presently selected when you set rate.

There are two ways to set rate. You can select slow, medium, or fast by using the RATE key or you can set the number of power cycles from the NPLC menu that is accessed by pressing CONFIG / LOCAL (while in LOCAL) and then RATE.

RATE Key — The RATE key selections are explained as follows:

- **SLOW** — Selects the slowest preset integration time (6 PLC for 60Hz or 5 PLC for 50Hz). The SLOW rate provides better noise performance at the expense of speed.
- **MED** — Selects the medium integration time (1 PLC). Select the MED rate when a compromise between noise performance and speed is acceptable.
- **FAST** — Selects the fastest preset integration time (0.1 PLC). Select the FAST rate if speed is of primary importance (at the expense of increased reading noise).

Speed vs. noise characteristics

